DVCon

DVConDesign and Verification Conference - 設計および検証のためのカンファレンスです。電子システムや半導体の設計・検証で使用する言語、ツール、IP、メソドロジなどの適用を対象とする、エレクトロニクス業界においてもっとも重要な位置を占めるイベントです。 Accellera Systems Initiative™がスポンサーとなり、半導体設計者、設計者、検証エンジニア、IPインテグレータ、リサーチャーに向け、エレクトロニクス設計のためのEDAソリューションや実用的な最新メソドロジ、テクノロジ、アプリケーション事例などを提供する場です。その技術レベルや議論のレベルは非常に高く、さまざまなベストプラクティスを学び、共有できるように構成されています。

チュートリアル、論文発表、ポスターセッションではESL - Electronics System Level、検証やバリデーション、アナログミクストシグナル、IP再利用性、設計自動化、低消費電力設計・検証などに関する情報が提示され、活発な議論が行われます。

DVCon Report

過去に開催されたDVConの中から役に立ちそうなセッションを選び、その内容をレポートします。テーマによっては複数年に渡って傾向をご紹介することもあります。

各動画で使用しました資料をご希望の方は、Contactからお問合せください。

■ DVCon / Accellera のご紹介

米国を中心に開催されてきたDVConは2014年から欧州、インド、中国、そして日本へと広がりを見せています。DVConの歴史と標準化の歴史、それを支えてきたAccelleraとの関係についてご紹介します。

■DVCon US/EUでのSystemC

設計言語や検証言語は国や地域によって採用の広がりが異なります。このレポートでは2019年のUS/EUにおける違いがはっきりと分かると思います。この後、USでは異なる方向へと進むのですが、それは別セッションでご紹介します。

■UVM Coding Guidelines

DVCon US 2020でベストペーパーのセカンドプレイスを受賞した論文発表です。UVMのコーディングに関するヒントに加えて、後半ではSystemVerilogの記述に関するヒントについても解説しています。